

浙江大学

本科实验报告

课程名称:	数字逻辑电路设计
姓 名:	张道泽
学 院:	计算机科学与技术学院
专 业:	计算机科学与技术
邮 箱:	zdz408@126.com
QQ 号:	1764511833
电 话:	17799857585
指导教师:	洪奇军
报告日期:	2020 年 10 月 4 日

浙江大学实验报告

实验一：常用电子仪器的使用

课程名称： 数字逻辑设计 实验类型： 综合

实验项目名称： 实验一：常用电子仪器的使用

学生姓名： 张道泽 学号： 3190105795 同组学生姓名： 陈德瀚

实验地点： 紫金港东四 509 室 实验日期： 2020 年 9 月 16 日

一、操作方法与实验步骤

1.1 常用电子仪器的使用

1.1.1 用示波器测量正弦波信号

将信号发生器的频率通过频率波段开关、和微调旋钮调到 100 Hz、10 kHz 和100 kHz。信号发生器的输出信号线与示波器的信号连在一起，地线与地线连在一起。

1.1.2 测量 YB1638 型函数信号发生器输出电压

将信号发生器输出接入万用表，红接正，负接负，万用表在 AC 档，并选用适当量程，通过调节幅度旋钮，使万用表显示 3V 有效值。随后将信号发生器输出接入到示波器中，读取峰峰值，有效值为读数的 $1/2\sqrt{2}$ 。

1.1.3 万用表测量实验箱中的直流电源

将红表笔插入 VΩmA 插孔，黑表笔插入 COM 插孔。然后将功能开关量程置于直流量程，将测试笔连接到待测电路上，红表笔所接端的极性将同时显示在显示器上。最后用示波器和万用表来测量实验台上的三组直流稳压电源的输出，并记录测量结果。

1.1.4 用万用表测量二极管的单向导电(通断)特性

将表笔插入 COM 插孔，红表插入 VΩ 插孔，此时红表笔极性为 +。将万用表功能量程开关置于二极管极性判断位置，把红黑表笔分别接到二极管的两极，如果显示屏上显示 0.6-0.7 的数字，此时二极管正向导通，显示的数字是 PN 结的电压，红表笔接的极是二极管的正极，黑表笔接的是负极。如果显示屏上显示的数字是 1，此时二极管反向截止，红表笔接的是二极管负极，黑表笔接的是正极。


二、实验结果与分析

2.1.1 用示波器测量正弦波信号

	函数发生器输出	示波器读数	灵敏度	实测值	
峰峰值	3~5V	5.0 Div	1.00 V/Div	5.00 V	
周期/频率	100 Hz	5.0 Div	2.00 ms/Div	9.98 ms	100.20 Hz
峰峰值	2~10V	5.0 Div	1.00 V/Div	5.00 V	
周期/频率	10 kHz	5.0 Div	20.00 μs/Div	99.40μs	10.06 kHz
峰峰值	4~6V	5.0 Div	1.00 V/Div	4.92 V	
周期/频率	100 kHz	5.0 Div	2.00 μs /Div	10.01μs	100.02 kHz

图表1 实验数据记录

由实验数据可看出，虽然示波器的实测值与函数发生器输出值在函数发生器输出频率较小时，基本一致。但在输出频率比较高，达到100kHz的时候，误差稍大，但可以接受，在实验允许范围内。可能导致的误差有读数不准，仪器精度等。电压的实测值小于函数发生器输出，可能是传输过程中导线电阻的分压。




2.1.2 测量 YB1638 型函数信号发生器输出电压

函数发生器输出频率	示波器读取值		折算有效值	万用表读取值
10 kHz	4.9 Div	1.00 V / Div	1.73 V	1.69 V
50Hz	4.9 Div	1.00 V / Div	1.73 V	1.74V
1MHz(测量值不正确)	5.0 Div	1.00 V / Div	1.76 V	-0.00V

图表2 实验数据记录

由上表数据可知, 示波器读数的折算有效值和万用表测得的函数发生器输出电压误差为 $0.04/1.69=2.3\%$, 误差在实验允许范围内。误差原因可能为读数不准, 电压分摊到了导线或者其他电阻上。当频率为1MHz时测量值将不正确。因为高频交流电压的频率比较高, 所以要求采样率也要高, 万用表电路满足不了。




2.1.3 万用表测量实验箱中的直流电源

直流稳压电源输出	示波器读数	灵敏度	示波器折算值	万用表读数
+5 V	1 Div	5.00 V / Div	5.00 V	4.97 V

图表3 实验数据记录


由上表数据可知, 示波器折算值和万用表测得的直流稳压电源输出有一定差距, 但是差距在实验允许范围内。万用表的读数的绝对值比示波器折算值略小一些, 且误差小于1%, 故而可能是导线或者万用表中的电阻消耗了一些电压。



2.1.4 用万用表测量二极管的单向导电(通断)特性

	万用表示数
二极管正向导通	0.582
二极管反向截止	1

当使用万用表测试二极管时，显示为0.582，略小于在 0.6-0.7 之间，可能是由于所使用的万用表较为老旧导致内部电压较小，二极管正向导通。显示为1时，二极管反向截止。



三、讨论、心得

实验一中，示波器是一种我接触较早的仪器，因此操作基本熟练，并没有花费太多时间。由于抢到了前排，老师的讲解也听得很仔细，总体实验感觉良好。这一次实验，加深了我对数字示波器各个按键的理解和使用熟练程度，同时对电路设计实验箱及其各部件的结构、功能和使用方式有了初步了解，最为深刻印象的对于数字示波器各个按键的理解和使用的熟悉程度，万用表用起来也比初次上手快速很多。

浙江大学实验报告

实验二：基本开关电路

课程名称： 数字逻辑设计 实验类型： 综合

实验项目名称： 实验二：基本开关电路

学生姓名： 张道泽 学号： 3190105795 同组学生姓名： 无

实验地点： 紫金港东四 509 室 实验日期： 2020 年 9 月 23 日

一、操作方法与实验步骤

1.2 基本开关电路

1.2.1 二极管构成与门电路

在实验箱中通过导线连接电路，检查二极管、电源电压和极性、电阻值等是否连接正确。Vcc 接实验箱中 +5V 直流电源。输入高低电平通过开关 S1/S2 产生。输入 A,B 的不同电平组合，用万用表或实验箱中的直流电压表测量 A,B 及对应输出 F 的电压值。

1.2.2 二极管构成或门电路

在实验箱中通过导线连接电路，检查二极管、电源电压和极性、电阻值等是否连接正确。Vcc 接实验箱中 +5V 直流电源。输入高低电平通过开关 S1/S2 产生。输入 A,B 的不同电平组合，用万用表或实验箱中的直流电压表测量 A,B 及对应输出 F 的电压值。

1.2.3 三极管组成非门电路

在实验箱中通过导线连接电路，检查三极管及电源极性、电阻值是否等是否连接正确。将+5V 直流电源接入 Vcc 端。输入 A 端的高、低电平用开关 S1 / S2 产生。测量 A 和输出端 F 对应的电压值。

1.2.4 二极管和三极管组成与非门电路

在实验箱上连好电路，检查二极管、三极管及电源极性、电阻值等是否正确。将 +5V 直流电源接入 Vcc 端。输入 A,B 端的高、低电平用开关 S1 / S2 产生。测量 A,B 及输出端 F 对应的电压值。

1.2.5 三极管极性测量

将万用表红表笔插入 VΩmA 插孔，黑表笔插入 COM 插孔，先判断被测三极管是 PNP 还是 NPN 型，定下基极 b。将功能量程置于 hFE 位置，把三极管插入面板上三极管测试插座，基极 b 要插对，集电极 c 和发射极 e 随便插。从显示屏上读取

hFE 近似值，若该值较大，说明三极管 c,e 极与插座上的 c,e 极对应；若该值很小，说明这时的三极管 c,e 极插反，应把 c,e 极对调后再读取 hFE 值。

二、实验结果与分析


2.2 基本开关电路

2.2.1 二极管构成与门电路

Va/V	Vb/V	Vf/V	F logic data
4.48	0.134	0.666	L
0.137	4.48	0.671	L
0.116	0.113	0.618	L
4.48	4.48	4.09	H

图表 1 与门数据记录

观察上表可知，当输入 A,B 均为高电平时，输出 F 为高电平;只要A,B 中有一个 接地，输出F 即为低电平，符合与门的逻辑关系。



接线示意图

2.2.2 二极管构成或门电路

Va/V	Vb/V	Vf/V	F logic data
0.097	0.092	0.000	L
4.15	0.092	4.05	H
0.097	4.14	4.05	H
4.45	4.45	4.08	H

接20kΩ电阻

Va/V	Vb/V	Vf/V	F logic data
0.091	0.091	0.00	L
3.08	0.091	2.75	H
0.091	3.08	2.76	H
3.75	3.75	3.41	H


接10kΩ电阻

Va/V	Vb/V	Vf/V	F logic data
0.000	0.000	0.000	L
4.14	0.091	4.05	H
0.091	4.14	4.06	H
4.45	4.44	4.28	H

不接电阻

图表 2 或门数据记录

由实验数据可知，输入 A,B 都接地时，输出 F 为低电平；只要 A,B 中有高电平，输出 F 为高电平，符合或门逻辑关系。此外，当 F 与地之间接的电阻越小时，则两者的电势差较小，因此 F 的电平较小，相对地，接地阻值越大，则 F 的电势越高，因此测得的电平较高，但仍然均达到了高电平的标准。而当不接电阻的时候，电路相当于形成了通路，电压基本集中在 Vcc 与开关之间的 1KΩ电阻上，因此两个示数均显示为低电平，符合预计结果。



接线示意图（图数较多，仅举一例）

2.2.3三极管组成非门电路

Va/V	Vf/V	F logic data
0.097	4.10	H

3.29	0.000	L
------	-------	---

接10KΩ电阻

Va/V	Vf/V	F logic data
0.091	4.12	H
2.67	0.000	L


接5KΩ电阻

Va/V	Vf/V	F logic data
0.091	4.12	H
4.13	0.014	L

接47KΩ电阻

图表 3 非门数据记录

当 A 点接高电平时,输出 F 为低电平;当 A 点接低电平时,输出 F 电压为高电平, 符合非门逻辑。



接线示意图（图数较多，仅举一例）

2.2.4 二极管和三极管组成与非门电路

Va/V	Vb/V	Vf/V	F logic data
4.95	0.10	4.05	H
0.09	0.09	4.34	H
0.10	4.95	4.00	H
4.94	4.95	0.023	L

接47kΩ+5.1kΩ电阻

Va/V	Vb/V	Vf/V	F logic data
0.097	0.100	4.45	H

0.100	4.50	4.36	H
4.50	0.102	4.37	H
4.50	4.50	0.036	L


接47*2kΩ+5.1kΩ电阻

Va/V	Vb/V	Vf/V	F logic data
0.100	0.102	3.89	H
0.104	4.50	3.31	H
4.50	0.106	3.34	H
4.50	4.50	0.009	L

接47kΩ+10kΩ电阻

图表 4 与非门数据记录

当输入 A,B 均接高电平时，F 为低电平;只要 A，B 中有一个接地，F 为高电平，符合与非门逻辑关系。此外，当使用 5.1KΩ时，相比于 10KΩ，F 点接的电压表分到的电压更大一些，因此 VF 也就相对较大一下，而当使用 Rb=47*2KΩ时，Vcc 输出电势会更高一些，从而使得 Rc 路上的电势也更高，因此 VF 更大。



接线示意图（图数较多，仅举一例）


2.2.5 三极管极性测量

通过万用表测得三极管为 NPN 型，定下基极 b 。

	hFE近似值
测试一	276
测试二	8

图表 5 hFE数据记录

由实验结果可知，若 h_{FE} 值较大。测试一说明三极管c,e 极与插座上的 c,e 极对应;若该值很小接近于 0，说明这时的三极管c, e极反了。



三、讨论、心得

这次试验中学习了之前听过学过很多次的门电路的实现。在以前的学习中，我只是知道与、或、非、与非、或非的逻辑关系，但没有从硬件实现的角度接触过，这次实验使我对二极管和三极管以及各种门电路的基本原理有了更深入的了解。

与门中 F 点在二极管的正极一端，或门中 F 点在二极管的负极一端，凭借这一点可以很快地分辨与门和或门的接线图。非门中只有三极管而没有二极管连接，与非门中既有三极管又有二极管连接，凭借这一点可以很快地分辨非门和与非门的接线图。

使用三极管之前要先判断其型号和极性，否则很可能导致实验的错误结果。

浙江大学实验报告

实验三：集成逻辑门电路的功能及参数测试

课程名称： 数字逻辑设计 实验类型： 综合

实验项目名称： 实验三：集成逻辑门电路的功能及参数测试

学生姓名： 张道泽 学号： 3190105795 同组学生姓名： 无

实验地点： 紫金港东四 509 室 实验日期： 2020 年 9 月 27 日

一、操作方法与实验步骤

1.1 验证 74LS00 “与非” 门逻辑功能

1. 将芯片插入实验箱的 IC 插座中，注意芯片的方向
2. 按右图连接电路， V_{CC} 接电压 5V，地端接地线
3. 高低电平通过 S14/S15/S16/S17 拨位开关产生，
4. 以真值表顺序遍历输入 A,B 所有组合，测量 A,B 及输出 F 电压

1.2 验证 CD4001 “或非” 门逻辑功能

1. 将芯片插入实验箱的 IC 插座中
2. 按右图连接电路， V_{CC} 接直流 5V 电压，地端接地线
3. 高低电平通过 S14/S15/S16/S17 拨位开关产生，
4. 以真值表顺序遍历输入 A,B 所有组合，测量输入端 A,B 及输出端 F 电压值，记录下
表
5. 重复步骤 3~4，测量其他 3 个门的逻辑关系并判断门的好坏 41

1.3 测量 74LS00 逻辑门的传输延迟时间 t_{pd}

1. 将芯片插入实验箱的 IC 插座，注意芯片方向
2. 按图连接电路， V_{CC} 接 5V 电源，地端接地线
3. 将示波器接到振荡器的任何一个输入或输出端
4. 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间 (30-60ns) 42

1.4 测量 CD4001 逻辑门的传输延迟时间 t_{pd}

1. 将芯片插入实验箱的 IC 插座，注意芯片方向
2. 按图连接电路，VCC 接 5V 电源，地端接地线
3. 将示波器接入到振荡器的输入或输出端
4. 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间(500-1000ns)

1.5 测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

- 1. 将芯片插入实验箱的 IC 插座
- 2. 按图连接电路
- 3. 将直流电表分别接入 A 端和与非门的输出 2Y 端
- 4. 从 b 端往 a 端缓慢调节电位器 W，观察 V_i, V_o 两电压表的读数，并记录数据填入表格
- 5. 根据表格数据画出曲线图，并求 V_{ON} 和 V_{OFF}


二、实验结果与分析

2.1 验证 74LS00 “与非” 门逻辑功能

验证 74LS00 “与非” 门逻辑功能数据记录

VB / V	VA / V	VF / V
0.092	0.097	4.92
0.092	4.48	4.91
4.48	0.097	4.91
4.47	4.48	0.000

当输入 A,B 均接高电平时，F 为低电平;只要 A，B 中有一个接地，F 为高电平，符合与非门逻辑关系。




接线示意图

2.2 验证 CD4001 “或非” 门逻辑功能

验证 CD4001 “或非” 门逻辑功能数据记录

VB / V	VA / V	VF / V
4.48	4.47	0.000
0.091	0.097	4.87
4.48	0.092	0.000
0.097	4.48	0.000

当输入 A,B 均接低电平时，F 为高电平;其他情况 F 为低电平，符合或非门逻辑关系。




接线示意图

2.3 测量 74LS00 逻辑门的传输延迟时间 t_{pd}

读数: 3.6 Div


传输延时 $t_{pd} = 3.6 * 10 \text{ ns} / 6 = 6 \text{ ns}$



2.4 测量 CD4001 逻辑门的传输延迟时间 t_{pd}

读数: 3.2 Div


传输延时 $t_{pd} = 3.2 * 100 \text{ ns} / 6 = 53.3 \text{ ns}$



2.5 测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

V_i / V	V_o / V	V_i / V	V_o / V
0.113	4.98	2.50	0.00
0.200	4.98	2.60	0.00
0.400	4.97	2.80	0.00
0.600	4.97	3.00	0.00
0.800	4.97	3.20	0.00
1.00	4.96	3.40	0.00
1.20	4.96	3.60	0.00
1.40	4.96	3.80	0.00
1.60	4.96	4.00	0.00
1.80	4.96	4.20	0.00
2.00	4.96	4.40	0.00
2.10	4.96	4.60	0.00
2.20	4.96	4.80	0.00
2.25	0.38		
2.30	0.00		
2.40	0.00		



测得： $V_{ON} = 2.20 \text{ V}$ $V_{OFF} = 2.30 \text{ V}$

其中在测量过程中由于 V_{in} 无法达到 0V ，故从 0.113 开始进行测试

三、讨论、心得

首先，需要注意 74LS00 和 CD4001 有一个地方首尾连接的方式是反的。

通过这次实验我对于逻辑电路的扇出系数以及开关门电平参数有了较为深入的了解，以及书中经常提到的电压传输特性，逻辑电路中不可避免的传输延时有了实际的体会。

我了解到信号传输延时的特点和 74LS00 的开、关门电平。在测量 74LS00 的开、关门电平时，数据在某个小范围内突变地很快，所以调节电阻的阻值时要谨慎一些，每次的阻值差尽量小。

在测量传输延时的实验中，理论上示波器接入振荡器的任何一个输入或输出端都是等效的，因为在循环线路上，节点之间等效。

浙江大学实验报告

实验四：EDA 实验平台与实验环境运用

课程名称： 数字逻辑设计 实验类型： 综合

实验项目名称： 实验四：EDA 实验平台与实验环境运用

学生姓名： 张道泽 学号： 3190105795 同组学生姓名： 无

实验地点： 紫金港东四 509 室 实验日期： 2020 年 9 月 30 日


一、操作方法与实验步骤

方法一：用 Verilog 语言描述电路逻辑功能

用 Verilog 语言描述电路逻辑功能。要考虑灯延时熄灭，采用按钮开关。

4.1 建立楼道控制的工程

1. 依次点击菜单“File” — “New Project”



2. 在对话框中设置如下：

Project Name: Lamp_Ctrl_HDL

Top_Level Source Type: HDL

并选择存储位置（**Location**），点击“Next”

New Project Wizard

← Create New Project
Specify project location and type.

Enter a name, locations, and comment for the project

Name: Lamp_Ctrl_HDL

Location: E:\Lamp_Ctrl_HDL

Working Directory: E:\Lamp_Ctrl_HDL

Description:

Select the type of top-level source for the project

Top-level source type: HDL

More Info Next > Cancel

3. 在对话框中设置如下:

Family: Kintex7
Device: XC7K160T
Package: FFG676
Speed: -1

点击 “Next”

New Project Wizard

← **Project Settings**
Specify device and project properties.


Select the device and design flow for the project

Property Name	Value
Evaluation Development Board	None Specified
Product Category	All
Family	Kintex7
Device	XC7K160T
Package	FFG676
Speed	-1
Top-Level Source Type	HDL
Synthesis Tool	XST (VHDL/Verilog)
Simulator	ISim (VHDL/Verilog)
Preferred Language	Verilog
Property Specification in Project File	Store all values
Manual Compile Order	☐
VHDL Source Analysis Standard	VHDL-93
Enable Message Filtering	☐

More Info


< Back Next > Cancel

4. 点击“Finish”完成工程文件的建立



4.2 创建 Verilog 输入源文件 LampCtrl.v

1. 在“Sources”窗口空白右键，菜单中选择“New Source”




2. 在新建源文件向导中设置如下：

Source Type: Verilog Module


File name: LampCtrl

勾选“Add to Project”


点击 “Next”



3. 连续点击 “Next”，直到最后点击 “Finish”




创建成功



4.3 输入楼道灯控逻辑电路 Verilog HDL 代码


1. 在源代码编辑器中输入代码





2. 检查输入代码的语法规则，并排除输入错误

在“Sources”窗口中选中文件“LampCtrl.v”




双击“Processes”窗口中“Synthesize - XST”前的运转图标，弹出的对话框中选择“Yes”。
当“Synthesize - XST”前出现绿色勾时，代表没有错误，可以继续进行。







4.4 楼道控制电路代码的综合


1. 在“Sources”窗口中选中文件“LampCtrl.v”
2. 在“Processes”窗口双击运行“Synthesis - XST” — “View RTL Schematic”，弹出的对话框选择“OK”
3. 在“Available Elements”中选择“LampCtrl”，点击“Add->”，左边“Selected Elements”中会出现：“LampCtrl”，点击“Create Schematic”
4. 检查综合的电路结构是否与设计目标一致，双击可查看大图





4.5 建立基准测试波形文件：LampCtrl_sim.tbw

1. 在“Sources”窗口空白处右键，在菜单中选择“New Source”




2. 在新建源文件向导中设置如下：

Source Type: Verilog Test Fixture

File name: LampCtrl_sim


勾选 “Add to Project”

点击 “Next” 直到 “Finish” 进入 “LampCtrl_sim.v” 编辑窗口






4.6 仿真激励输入波形



1.在“Design”窗口中选择“Simulation”，并选中“LampCtrl_sim.v”文件，输入仿真激励代码



```
55 // Add stimulus here
56 S1 = 1;
57 #20 S1 = 0;
58 #6000 S2 = 1; // #2^8=256*20=5120
59 #20 S2 = 0;
60 #6000 S3 = 1;
61 #20 S3 = 0;
62 #6000;
63 end
64
65 always begin
66     #10 clk = 0;
67     #10 clk = 1;
68 end
69
70 endmodule
```

2.在“Design”窗口选中“LampCtrl_sim.v”文件，“在“Processes”窗口双击“Behavioral Check Syntax”，弹出的对话框选择“Yes”，通过后再双击“Simulate Behavioral Model”，此时会打开模拟程序软件 ISim






3. ISE14.7 模拟运行结果只显示最后 1ns 的波形, 所以看不到真实波形。点击 “**Zoom to Full View**” 全屏显示可以看到 1 μ s 的全部波形




4. (Run for the time specified on the toolbar  是指运行到指定时间:从当前位置开始到 “19us”)

从 0 us 开始, 先单击 **Restart** , 再分别单击 , 



4.7 建立用户时序约束并为模块的端口指定引脚分配

1. 在“Sources”窗口空白处右键，菜单中选择“New Source”



2. 在新建源文件向导中设置如下：



Source Type: Implementation Constrains File

File name: K7


勾选 “Add to Project”

点击 “Next”

点击 “Finish” 进入 “K7.ucf” 编辑窗口



3. 在 “K7.ucf” 中输入代码




附代码：


```

NET"clk"LOC=AC18 | IOSTANDARD=LVCNMOS18 ;
NET"S1"LOC=AA10 | IOSTANDARD=LVCNMOS15;
NET"S2"LOC=AB10 | IOSTANDARD=LVCNMOS15;
NET"S3"LOC=AA13 | IOSTANDARD=LVCNMOS15;
NET"F"LOC=AF24 | IOSTANDARD=LVCNMOS33 ;#D8


```

4. 将“LampCtrl.v”代码中计数器位数改成 28 位，在“Processes”窗口进行“Synthesize - XST”，“Implementation Design”，“Generate Programming File”








6. 双击“**Boundary Scan**”弹出下载编辑窗口(边界扫描), 鼠标右键选择“**Initialize Chain**”, 系统自动查找已连接在电脑上的开发平台 **JTAG** 下载链。




出现“XCK160t”容器，右击，选择“Assign New Configuration File”窗口，找到工程目录，选择“.bit”文件，在弹出的“Attach SPI or BPI PROM”窗口单击“No”，“Device Programming Properties”窗口单击“OK”。





右击容器，单击“**Program**”下载到 SWORD 板上。窗口下方出现“**SUCCESS**”后，即可以拨动开关，进行实验。




最后在实验板上拨动 ucf 文件中绑定的开关，观察输出小灯的变化。至此完成实验。

方法二：用图形方式描述电路逻辑功能

4.1 建立楼道控制的工程

1. 依次点击菜单“File” — “New Project”



2. 在对话框中设置如下：

Project Name: Lamp_Ctrl_HDL

Top_Level Source Type: HDL

并选择存储位置（**Location**），点击“Next”

New Project Wizard

← Create New Project
Specify project location and type.

Enter a name, locations, and comment for the project

Name: Lamp_Ctrl_HDL

Location: E:\Lamp_Ctrl_HDL

Working Directory: E:\Lamp_Ctrl_HDL

Description:

Select the type of top-level source for the project

Top-level source type: HDL

More Info Next > Cancel

3. 在对话框中设置如下:

Family: Kintex7
Device: XC7K160T
Package: FFG676
Speed: -1

点击 “Next”

New Project Wizard

← **Project Settings**
Specify device and project properties.


Select the device and design flow for the project

Property Name	Value
Evaluation Development Board	None Specified
Product Category	All
Family	Kintex7
Device	XC7K160T
Package	FFG676
Speed	-1
Top-Level Source Type	HDL
Synthesis Tool	XST (VHDL/Verilog)
Simulator	ISim (VHDL/Verilog)
Preferred Language	Verilog
Property Specification in Project File	Store all values
Manual Compile Order	☐
VHDL Source Analysis Standard	VHDL-93
Enable Message Filtering	☐

More Info


< Back Next > Cancel

4. 点击“Finish”完成工程文件的建立



4.2 创建 Schematic 文件 LampCtrl.sch

1. 在“Sources”窗口空白右键，菜单中选择“New Source”




2. 在新建源文件向导中设置如下：

Source Type: Schematic


File name: LampCtrl

勾选“Add to Project”


点击 “Next”



3. 连续点击 “Next”，直到最后点击 “Finish”




创建成功





4.3 输入楼道灯控逻辑电路（绘图方式）

1. 在“**Sources**”窗口中选择“**Symbols**”选项卡，配合“**Schematic Editor**”工具条输入原理图




2. 查看输入电路的硬件描述代码

在“**Sources**”窗口中选择“**Sources for: Synthesis / Implementation**”，选中“**LampCtrl.sch**”图标，在“**Processes**”窗口“**Processes**”选项卡中展开“**Design Utilities**”并双击“**View HDL Functional Model**”



4.5 建立基准测试波形文件：LampCtrl_sim.tbw

1. 在“Sources”窗口空白处右键，在菜单中选择“New Source”




2. 在新建源文件向导中设置如下：

Source Type: Verilog Test Fixture

File name: LampCtrl_sim

勾选“Add to Project”

点击“Next”直到“Finish”进入“LampCtrl_sim.v”编辑窗口



4.6 仿真激励输入波形


1. 在“Design”窗口中选择“Simulation”，并选中“LampCtrl_sim.v”文件，输入仿真激励代码


本身文件中会出现一些代码，但这些代码默认将输入都设为 0，这无法实现仿真的目的。于是我们对代码进行修改，让 S1 S2 S3 clk 为不同的值，看仿真结果是否符合预期。

所以我们将代码的//Initialize Inputs 部分替换为如下代码：

```
//ifndef auto_init
    initial begin
        S3=0; S2=0; S1=0,#50;
        S1=1; #50;
        S2=1:S1=0; #50;
        S1=1; #50;
        S3=1:S2=0; S1=0; #50;
        S1=1; #50;
        S2=1; S1=0; #50;
        S1=1; #50;
    end
//endif
```



注意：ifndef 和 endif 两个语句一定要注释掉






```
7 // Inputs
8 reg S3;
9 reg S1;
10 reg S2;
11
12 // Output
13 wire F;
14
15 // Bidirs
16
17 // Instantiate the UUT
18 LampCtrl UUT (
19     .S3(S3),
20     .S1(S1),
21     .S2(S2),
22     .F(F)
23 );
24 // Initialize Inputs
25 //ifdef auto_init
26     initial begin
27         S3=0;S2=0;S1=0,#50;
28             S1=1;#50;
29         S2=1;S1=0;#50;
30             S1=1;#50;
31         S3=1;S2=0;S1=0;#50;
32             S1=1;#50;
33         S2=1;S1=0;#50;
34             S1=1;#50;
35     end
36 //endif
37
38 endmodule
39
```


2.在“Design”窗口选中“LampCtrl_sim.v”文件，“在“Processes”窗口双击“Behavioral Check Syntax”，弹出的对话框选择“Yes”，通过后再双击“Simulate Behavioral Model”，此时会打开模拟程序软件 ISim






仿真成功

3. ISE14.7 模拟运行结果只显示最后 1ns 的波形, 所以看不到真实波形。点击 “**Zoom to Full View**” 全屏显示可以看到 $1\ \mu\text{s}$ 的全部波形



4.7 建立用户时序约束并为模块的端口指定引脚分配

1. 在 “Sources” 窗口空白处右键, 菜单中选择 “New Source”



2. 在新建源文件向导中设置如下：

Source Type: **Implementation Constrains File**

File name: **K7**

勾选 **“Add to Project”**

点击 **“Next”**


点击 **“Finish”** 进入 **“K7.ucf”** 编辑窗口

➤ New Source Wizard

×

← **Select Source Type**

Select source type, file name and its location.



New Source Wizard



Summary

Project Navigator will create a new skeleton source with the following specifications.

Add to Project: Yes
Source Directory: E:\Lamp_Ctrl_HDL
Source Type: Implementation Constraints File
Source Name: K7.ucf

Association: lamp_control


More Info

< Back

Finish

Cancel

3. 在“K7.ucf”中输入引脚约束代码




附代码:

```
NET"S1"LOC=AA10 | IOSTANDARD=LVCMOS15;#电压说明
NET"S2"LOC=AB10 | IOSTANDARD=LVCMOS15;
NET"S3"LOC=AA13 | IOSTANDARD=LVCMOS15;
NET"F"LOC=AF24 | IOSTANDARD=LVCMOS33 ;#D8
#NET"Buzzer"LOC=AF25 | IOSTANDARD=LVCMOS33 ;
#NET"LED[0]"LOC=W23 | IOSTANDARD=LVCMOS33 ;#D1
#NET"LED[1]"LOC=AB26 | IOSTANDARD=LVCMOS33 ;#D2
```




```
#NET"LED[2]"LOC=Y25 | IOSTANDARD=LVC MOS33 ;#D3  
#NET"LED[3]"LOC=AA23 | IOSTANDARD=LVC MOS33 ;#D4  
#NET"LED[4]"LOC=Y23 | IOSTANDARD=LVC MOS33 ;#D5  
#NET"LED[5]"LOC=Y22 | IOSTANDARD=LVC MOS33 ;#D6  
#NET"LED[6]"LOC=AE21 | IOSTANDARD=LVC MOS33 ;#D7
```


4. 选择“**Implementation**”，在“**Source**”窗口中选择“**LampCtrl.sch**”文件
在“**Processes**”窗口进行“**Synthesize - XST**”，“**Implementation Design**”，“**Generate Programming File**”





6. 双击“**Boundary Scan**”弹出下载编辑窗口(边界扫描)，鼠标右键选择“**Initialize Chain**”，系统自动查找已连接在电脑上的开发平台 **JTAG** 下载链。




出现“XCK160t”容器，右击，选择“Assign New Configuration File”窗口，找到工程目录，选择“.bit”文件，在弹出的“Attach SPI or BPI PROM”窗口单击“No”，“Device Programming Properties”窗口单击“OK”。






右击容器，单击“**Program**”下载到 SWORD 板上。窗口下方出现“**SUCCESS**”后，即可以拨动开关，进行实验。



最后在实验板上拨动 ucf 文件中绑定的开关，观察输出小灯的变化。至此完成实验。

二、实验结果与分析

对应真值表拨动开关，发现灯的亮灭与真值表相符。图片总数较多，在此举一例示范。



三、讨论、心得

这次实验是 ISE 使用入门，上课的时候跟着老师和一步一步做的，课后重新整理操作步骤，实验报告也就是 ISE 使用教程。从建立工程文件开始，添加源文件，写代码或者画逻辑电路图，到仿真激励、引脚约束，最后下载到 sword 板上。

此外，在画图时，需要注意导线是否连接完整，是否有断开；与非门选择是否正确；导线尽量不要交叉；最好修改次数不太多。总之，一系列的操作其实真正做起来并没有那么难，需要专注与耐心。